北大团队突破核心器件瓶颈，1nm纳米栅铁电晶体管助力AI芯片能效升级

近日，北京大学电子学院邱晨光-彭练矛团队取得重大技术突破，创造性制备出迄今尺寸最小、功耗最低的铁电晶体管（FeFET）。这项成果有望为AI芯片算力的能效提升提供核心器件支撑，相关研究以“Nanogate ferroelectric transistors with ultralow operation voltage of 0.6 V”为题，在线发表于Science子刊《科学·进展》，引发业界广泛关注。

破解AI算力“内存墙”，存算一体成关键方向

随着AI算力的飞速发展，传统冯·诺依曼架构的固有短板日益凸显，其中最突出的便是“内存墙”难题——在这一架构中，处理器与内存相互分离，数据需在内存、Cache与处理器之间反复搬运。每一次数据搬运都要经过总线、I/O接口及驱动电容，不仅耗费大量时间，更造成了惊人的能量损耗。

目前业内已形成共识：数据移动所消耗的能量，远高于在运算器内完成一次计算的能量，两者差距可达数倍甚至十几倍。进入AI时代后，这一问题愈发严峻。神经网络的推理与训练，核心运算集中在大规模矩阵向量乘法（MAC），据多项研究显示，这类操作在典型AI推理中的占比高达60%-90%。这些运算需要反复访问权重与激活值，导致芯片的绝大部分功耗都消耗在数据的读取与中间结果的写入上，而非算术运算本身。

FePIM的一份报告就明确指出，在众多大数据及AI应用场景中，数据移动所产生的能耗占总能耗的比例可超过60%，部分场景下甚至突破90%。为破解这一困境，存算一体的设计思路应运而生——将部分计算任务直接迁移至存储器内部或边缘，让权重、激活值“就地”参与运算，避免数据在处理器与内存之间来回搬运，从根源上降低能耗、提升效率。

在模拟存算一体的众多技术方向中，FeFET凭借独特优势成为研究热点。其一，FeFET的铁电极化方向可长期保持，权重无需频繁刷新，静态功耗极低，且断电后权重不会丢失，非常适配边缘AI、物联网等低功耗场景；其二，通过精准控制铁电极化程度，可连续调节FeFET的阈值电压，实现多比特权重存储，这对提升神经网络精度、压缩模型规模至关重要；其三，HfO₂基铁电材料可集成于标准高k金属栅工艺，与现有CMOS工艺兼容度高，具备良好的工业应用前景。

打破“不可能三角”，逆转传统技术困境

尽管FeFET优势显著，但长期以来，其发展受限于三大核心短板，形成难以突破的“不可能三角”：一是铁电材料需通过极化翻转（改变分子电荷方向）存储数据，而这一过程需克服材料的矫顽电场，业界普遍认为，铁电材料必须在高电压下才能实现极化翻转，且器件尺寸缩小时，电场强度会随之减弱，需更高电压驱动，导致低电压与高矫顽电场无法兼顾；二是按照传统半导体scaling理论，器件尺寸越小，性能越差，当FeFET缩小至纳米级时，会出现短沟道效应，同时铁电层电场强度不足、漏电流增大、数据保持能力恶化等问题也会凸显；三是快速极化翻转需要强电场，强电场则依赖高电压，高电压必然带来高功耗，三者相互制约，难以同时优化，也导致FeFET始终无法进入先进制程节点。

针对这些痛点，北京大学电子学院邱晨光-彭练矛团队另辟蹊径，提出纳米栅铁电晶体管结构及纳米栅极电场增强机理，通过巧妙的物理设计逆转了传统困境，成功制备出迄今尺寸最小、功耗最低的铁电晶体管，为FeFET的产业化应用扫清了关键障碍。

1nm极限突破，存算一体潜力再升一个量级

根据团队发表的论文内容，他们采用纳米栅铁电晶体管结构，将栅极尺寸缩小至1nm极限，同时利用纳米栅的尖端电场汇聚效应——类似避雷针的工作原理，将器件工作电压降至0.6V，远低于传统FeFET的写入电压。这一设计能在铁电层中构建高度局域化的强电场汇聚区，实现以低电压激发高强度电场，高效驱动极化翻转。

邱晨光研究员形象地解释道，纳米栅的设计相当于对电场进行了“杠杆放大”，能够以极低的电压代价，驱动铁电材料完成极化反转。更值得关注的是，该团队在国际上首次发现铁电晶体管具有反常的尺寸微缩优势：当物理栅长微缩至1nm极限时，沟道电场会发生显著的汇聚与增强，极小的栅极尺寸不仅没有恶化铁电存储特性，反而起到了改善作用，彻底打破了“尺寸越小性能越差”的传统半导体规律。

实测数据显示，这款1nm栅长的FeFET器件，对短沟道效应表现出“免疫”特性，不仅开关比高、响应速度快，其能耗更是较国际现有最好水平降低了一个量级。这一突破对存算一体技术的发展具有里程碑意义——0.6V的工作电压与现有0.7V级逻辑电路可直接协同工作，无需额外增设升压模块，这对于数字逻辑与FeFET存算阵列的混合架构而言至关重要。

从应用潜力来看，若FeFET能稳定实现1nm栅长，理论上可构建极高密度的存算阵列，直接决定单芯片内可集成的存算一体单元数量，这对大模型的部署与优化尤为关键。同时，更低的写入电压与更优异的尺寸微缩特性，有助于设计更精细的编程算法，实现更稳定的多值权重，进而提升神经网络精度、减少额外校正开销。

值得一提的是，邱晨光团队已基于该技术的新机理，率先申请了兼容业界NAND结构和嵌入式SOC架构的关联专利集合，形成了具有完全自主知识产权的“纳米栅超低功耗铁电晶体管”结构和工艺技术体系。这一成果将助力我国在新型存储领域打破国外技术壁垒，推动国产存储芯片和人工智能芯片底层硬件架构的自主创新。

未来展望：从器件突破到系统性工程落地

此次1nm纳米栅铁电晶体管的发布，为高能效、高密度FeFET存算一体技术扫清了关键器件障碍，但要从根本上打破存储与计算分离的效率瓶颈，仍需电路、架构、软件层的协同发力，开展系统性工程攻关。

从应用拓展来看，纳米栅极电场增强效应对优化铁电晶体管设计具有普适性指导意义，可扩展至多种铁电材料体系。未来，通过原子层沉积等标准CMOS工艺，有望研发出与业界兼容的超低功耗铁电存储芯片，推动技术的产业化落地。

更为重要的是，这项技术突破对我国芯片基础器件层面的自主发展路线具有深远意义。未来，依托这一突破，有望形成一套不依赖传统硅基缩微路径的新技术体系，助力我国在下一代芯片技术竞争中占据关键制高点。

业界评价与总结

《科学·进展》的审稿人对该研究给予高度评价，认为“利用纳米尺度场汇聚机理实现超低电压存储的概念颇具新意，该器件打破了常规平板铁电体的矫顽电压极限，展现出优异的存储性能，首次在铁电存储器中实现了与逻辑晶体管电压的兼容，对构建更高效存储芯片具有重要意义”。

此次突破的核心价值在于，它并非依赖新型材料的发现，而是通过纳米栅极的精巧物理设计，利用尺度效应实现电场汇聚，从根本上逆转了铁电晶体管高压高能的固有缺陷。这不仅是一次器件性能的量级提升，更是底层物理机制的代际跨越，为我国在AI芯片核心器件领域的自主创新奠定了坚实基础，也为全球存算一体技术的发展提供了全新思路。